SiFive는 Intelligence 시리즈 RISC-V 프로세서를 맞춤형 AI 가속기의 프로그래밍 가능한 제어 장치로 내세운다. 이 방식은 가속기의 연산 성능뿐 아니라 데이터 이동과 작업 조정 같은 시스템 통합 영역에서도 RISC-V의 상업적 가치가 커지고 있음을 보여준다.

AI 작업이 복잡해지면서 가속기 자체의 성능뿐 아니라 전용 가속기를 관리하는 프로세서에도 관심이 쏠리고 있다. SiFive의 기술 제품 마케팅 디렉터 클리프턴 로빈(Clifton Robin)은 프로그래밍 가능한 RISC-V 프로세서가 맞춤형 AI 가속기를 효과적으로 제어할 수 있다고 주장한다. 이 프로세서는 전용 연산 엔진이 핵심 작업에 집중하도록 데이터 이동과 일정 관리, 조정을 맡는다.

로빈은 기존 가속기 제어 구조의 한계로 알고리즘이 바뀔 때 수정하기 어려운 고정 상태 머신, 병목이 될 수 있는 공유 버스, 저수준 제어를 호스트 CPU에 맡길 때 발생하는 처리 자원 소모와 지연을 꼽는다. 이에 SiFive는 범용 상태 머신이나 DMA 방식 대신 자사 Intelligence 시리즈를 가속기 제어 장치(ACU)로 활용해 호스트 프로세서와 맞춤형 가속기 사이에 프로그래밍 가능한 인터페이스를 제공하는 방안을 제안한다.

이 구조는 RISC-V의 스칼라·벡터 연산과 가속기 제어 및 데이터 이동의 부담을 줄이도록 설계한 세 가지 인터페이스를 결합한다. 프로세서는 이를 통해 데이터를 준비하고 전송하며, 가속기 작업을 실행하고 활성화 함수나 데이터 형식 변환 같은 부수 연산도 수행할 수 있다. 제어 로직을 바꿀 때 고정 기능 하드웨어를 수정하는 대신 소프트웨어나 펌웨어를 변경할 수 있다.

Intelligence 제품군 가운데 X100 시리즈는 낮은 지연 시간과 작은 면적이 중요한 제어 중심 작업을 겨냥한다. X200과 X300 시리즈는 더 까다로운 작업을 위해 더 높은 벡터 대역폭과 연산 능력을 제공한다. 구글 데이터센터는 이미 Intelligence X200을 AI 연산 호스트로 사용하고 있으며, 이름이 공개되지 않은 미국 1등급 반도체 기업에는 산업용 엣지 AI 애플리케이션을 위한 X100 라이선스가 제공됐다.

이번 사례는 RISC-V 분기별 보고서에서 다룬 흐름과 맞닿아 있다. SiFive는 전용 연산 엔진을 제어하고 데이터를 효율적으로 옮기며 AI 작업 변화에 유연하게 대응하는 시스템 설계 문제를 해결하는 방안을 제시한다. 이 관점에서는 명령어 집합보다 SiFive의 구현 방식과 더 큰 시스템 구조에 얼마나 효과적으로 들어맞는지가 중요하다는 분석이다.

원문은 RISC-V가 AI 인프라에서 의미 있는 자리를 차지하기 위해 Arm이나 x86을 주 프로세서 자리에서 밀어낼 필요는 없다고 본다. 이질적인 시스템에서 제어 계층을 맡는 방식도 가능하다는 설명이다.